Listar AC - Contribuciones a congresos científicos por título
Mostrando ítems 6-25 de 106
-
Aceleración del análisis de series temporales en el procesador Intel Xeon Phi KNL
(Sociedad de Arquitectura y Tecnología de Computadores (SARTECO), 2019)El análisis de series temporales es un campo de investigación de gran interés con innumerables aplicaciones. Recientemente, el método Matrix Profile, y particularmente una de sus implementacio nes, el algoritmo SCRIMP, ... -
Acelerando la comparación de huellas dactilares basadas en agrupaciones deformables de minucias
(2018-07-11)El reconocimiento de huellas dactilares es considerado como uno de los m´etodos de acreditaci´on biom´etrica m´as utilizado en la actualidad. La identificaci´on de una huella requiere realizar la comparaci´on de sus ... -
Acelerando los momentos de Zernike sobre Kepler
(2014-05-02)Este trabajo analiza las características más avanzadas de la arquitectura Kepler de Nvidia, principalmente el paralelismo dinámico para el lanzamiento de kernels desde la GPU y la planificación de hilos con Hyper-Q. ... -
Adaptive Partition Strategies for Loop Parallelism in Heterogeneous Architectures
(2014-07-30)This paper explores the possibility of efficiently using multicores in conjunction with multiple GPU accelerators under a parallel task programming paradigm. In particular, we address the challenge of extending a ... -
Algoritmos paralelos de memoria compartida que determinan el menor tama˜no de un ´arbol binario al refinar un simplex regular
(2015-10-05)En el ambito de la optimizacion global basada en tecnicas de ramificacion y acotacion, cuando el espacio de busqueda es un n-sımplex regular es habitual utilizar como regla de division la biseccion por el lado mayor, ... -
An Experience of e-assessment in an Introductory Course on Computer Organization
(2013-11-13)This work describes how the CTPracticalsMoodle module can be used for e-assessment in an introductory course on computer organization, where the practical content consists of the design and simulation of a basic CPU ... -
Análisis comparativo del uso de STMs en a códigos de reducción irregulares
(2016-09-20)La memoria transaccional (TM) constituye un paradigma de concurrencia optimista en arquitecturas multinúcleo que puede ser de utilidad en la explotación de paralelismo en aplicaciones irregulares, en las que la información ... -
Analyzing the differences between reads and contigs when performing a taxonomic assignment comparison in metagenomics
(Springer, Cham, 2018-03)Metagenomics is an inherently complex field in which one of the primary goals is to determine the compositional organisms present in an environmental sample. Thereby, diverse tools have been developed that are based on ... -
Aspectos computacionales en la bisección de un n-simplex regular.
(2013-11-05)En el ambito de la optimizacion global basada en tecnicas de ramificacion y acotacion, cuando el espacio de busqueda es un n-simplex regular es habitual utilizar como regla de division la biseccion por el lado mayor. ... -
El autoaprendizaje como competencia central en la enseñanza de fundamentos de computadores.
(2024)En este trabajo presentamos la experiencia de abordar el estudio de los fundamentos del computador con una metodología centrada en el alumno. Para ello, las clases magistrales son sustituidas por material didáctico variado, ... -
Barreras especulativas con memoria transaccional
(Sociedad de Arquitectura y Tecnología de Computadores (SARTECO), 2019)La Memoria Transaccional (TM) es una alternativa al modelo de programación basado en locks que pretende simplificar la programación paralela. TM sustituye locks por transacciones para resolver el problema de la exclusión ... -
Boosting Backward Search Throughput for FM-Index Using a Compressed Encoding
(2019-04-11)The rapid development of DNA sequencing technologies has demanded for com- pressed data structures supporting fast pattern matching queries. FM-index is a widely-used compressed data structure that also supports fast ... -
C++ for Heterogeneous Programming: oneAPI (DPC++ and oneTBB)
(2020-11-19)This tutorial provides hands-on experience programming CPUs, GPUs and FPGAs using a unified, standards-based programming model: oneAPI. oneAPI includes a cross-architecture language: Data Parallel C++ (DPC++). DPC++ is an ... -
CodSim 2.0: Un Laboratorio Virtual para la Enseñanza de las Codificaciones de Datos
(SARTECO, 2021-09)Este artículo presenta la herramienta CodSim 2.0, un simulador de codificaciones de datos a nivel físico, dirigido a estudiantes de asignaturas de redes de computadores en grados en ingeniería Informática o Electrónica. El ... -
Computer architecture simulation on the server-side for online evaluation purposes
(2021)Due to the global COVID19 pandemic, in the last few months there has been a dramatic change in the educational context where lecturers around the world has forced to solve academic problems that immediately before this ... -
Control y mejora de la coordinación entre asignaturas de una titulación universitaria
(2015-06-17)Entre las múltiples exigencias que impone el EEES, la mejora de la coordinación entre las asignaturas de una titulación es una de las que más preocupan, y se ha convertido en uno de los temas de debate más vivos en ... -
CUVLE: Variable-Length Encoding on CUDA
(2014-10-14)Data compression is the process of representing information in a compact form, in order to reduce the storage requirements and, hence, communication bandwidth. It has been one of the critical enabling technologies for ... -
Digit recurence division under HUB format
(2016-07-21)Half-Unit-Biased format is based on shifting the representation line of the binary numbers by half Unit in the Last Place. The main feature of this format is that the round to nearest is carried out by a simple truncation, ... -
Diseño del compilador de la máquina virtual inmortal iVM
(Sociedad de Arquitectura y Tecnología de Computadores (SARTECO), 2022-09-21)Conservar la información digital durante mucho tiempo es difı́cil, incluso cuando se utiliza un medio de almacenamiento pasivo duradero, como una pelı́cula fotográfica almacenada en las condiciones adecuadas. En dicho ... -
DNA Sequences Alignment in Multi-GPUs: Energy Payoff on Speculative Executions
(2017-05-30)We present a performance per watt analysis of CUDAlign 4.0, a parallel strategy to obtain the optimal alignment of huge DNA se- quences in multi-GPU platforms using the exact Smith-Waterman method. Speed-up factors and ...