Mostrar el registro sencillo del ítem
Análisis comparativo del uso de STMs en a códigos de reducción irregulares
dc.contributor.author | Pedrero-Luque, Manuel | |
dc.contributor.author | Gutiérrez-Carrasco, Eladio Damián | |
dc.contributor.author | Romero-Montiel, Sergio | |
dc.contributor.author | Plata-González, Óscar Guillermo | |
dc.date.accessioned | 2016-09-20T12:14:18Z | |
dc.date.available | 2016-09-20T12:14:18Z | |
dc.date.created | 2016 | |
dc.date.issued | 2016-09-20 | |
dc.identifier.uri | http://hdl.handle.net/10630/12052 | |
dc.description.abstract | La memoria transaccional (TM) constituye un paradigma de concurrencia optimista en arquitecturas multinúcleo que puede ser de utilidad en la explotación de paralelismo en aplicaciones irregulares, en las que la información sobre las dependencias de datos no está disponible hasta la ejecución. Este trabajo presenta y discute cómo aprovechar las características de un sistema STM (software transactio- nal memory) en patrones de computación que involucren operaciones de reducción, ligadas frecuentemente a aplicaciones irregulares. Con el fin de comparar el uso de enfoques STM en esta clase de patrones con otras soluciones más clásicas, se ha implementa do como prueba de concepto un sistema STM, que denominaremos ReduxSTM, que combina dos ideas: una consolidación (commit) ordenada de las transacciones, que asegura una equivalencia con la ejecución secuencial del código; y una extensión del mecanismo de privatización subyacente al sistema STM que contempla las operaciones de reducción. | es_ES |
dc.description.sponsorship | Universidad de Málaga. Campus de Excelencia Internacional Andalucía Tech. | es_ES |
dc.language.iso | spa | es_ES |
dc.rights | info:eu-repo/semantics/openAccess | es_ES |
dc.subject | Arquitectura de computadores | es_ES |
dc.subject.other | Software Transactional Memory (STM) | es_ES |
dc.subject.other | Operaciones de reducción | es_ES |
dc.subject.other | Aplicaciones irregulares | es_ES |
dc.title | Análisis comparativo del uso de STMs en a códigos de reducción irregulares | es_ES |
dc.type | info:eu-repo/semantics/conferenceObject | es_ES |
dc.centro | E.T.S.I. Informática | es_ES |
dc.relation.eventtitle | XXVII Jornadas de Paralelismo (JP2016) | es_ES |
dc.relation.eventplace | Valladolid, España | es_ES |
dc.relation.eventdate | 14 septiembre 2016 | es_ES |
dc.identifier.orcid | http://orcid.org/0000-0001-9748-9161 | es_ES |
dc.rights.cc | by-nc-nd |