Listar por autor "Asenjo-Plaza, Rafael"
Mostrando ítems 1-20 de 30
-
Aceleración de Time-Series sismográficas en Python
López-Muñoz, Francisco Javier
; Grass, Thomas; Asenjo-Plaza, Rafael; Navarro, Ángeles (Miguel Angel Vega Rodríguez y Antonio J. Plaza Miguel, 2019)
Python se ha convertido en un lenguaje de programación muy popular, pero también es uno de los menos eficientes en términos de prestaciones y consumo energético. Este artículo describe el proceso que hemos seguido para ... -
Adaptive Partition Strategies for Loop Parallelism in Heterogeneous Architectures
Vilches, Antonio; Asenjo-Plaza, Rafael; Corbera, Francisco; Navarro, Ángeles (2014-07-30)
This paper explores the possibility of efficiently using multicores in conjunction with multiple GPU accelerators under a parallel task programming paradigm. In particular, we address the challenge of extending a ... -
Algoritmos paralelos de memoria compartida que determinan el menor tama˜no de un ´arbol binario al refinar un simplex regular
Aparicio, Guillermo; Salmerón, José Manuel; González-Casado, Leocadio; Asenjo-Plaza, Rafael; García-Fernández, Inmaculada; Hendrix, Eligius Maria Theodorus[et al.] (2015-10-05)
En el ambito de la optimizacion global basada en tecnicas de ramificacion y acotacion, cuando el espacio de busqueda es un n-sımplex regular es habitual utilizar como regla de division la biseccion por el lado mayor, ... -
Análisis energético de Memoria Transaccional Software en procesadores de bajo consumo
(2016-11-29)Tradicionalmente, en programas multi-hilo, los mecanismos de exclusión mútua se implementan mediante el uso de cerrojos, que garantizan que únicamente uno de los hilos accede a la sección de código en la que se manipulan ... -
C++ for Heterogeneous Programming: oneAPI (DPC++ and oneTBB)
Reinders, James; Voss, Michael; Reble, Pablo; Asenjo-Plaza, Rafael (2020-11-19)
This tutorial provides hands-on experience programming CPUs, GPUs and FPGAs using a unified, standards-based programming model: oneAPI. oneAPI includes a cross-architecture language: Data Parallel C++ (DPC++). DPC++ is an ... -
Energy Efficiency of Software Transactional Memory in a Heterogeneous Architecture
Villegas, Emilio; Villegas, Alejandro; Navarro, Angeles; Asenjo-Plaza, Rafael; Ukidave, Yash; Plata-Gonzalez, Oscar Guillermo[et al.] (2016-09-07)
Hardware vendors make an important effort creating low-power CPUs that keep battery duration and durability above acceptable levels. In order to achieve this goal and provide good performance-energy for a wide variety of ... -
Evaluación del consumo energético de la memoria transaccional en procesadores heterogéneos
Villegas, Emilio; Villegas, Alejandro; Navarro, Angeles; Asenjo-Plaza, Rafael; Plata-Gonzalez, Oscar Guillermo (2016)
Actualmente existe una enorme cantidad de dispositivos y sistemas, como ordenadores portátiles y teléfonos móviles, que dependen de una batería para su funcionamiento. Como consecuencia, el hardware que incorporan debe ser ... -
Explotando el nuevo módulo OpenCL de Intel TBB
Romero, Jose Carlos; Villegas, Alejandro; Navarro, Angeles; Rodriguez-Moreno, Andres; Asenjo-Plaza, Rafael (2018-07-20)
Este artículo tiene como objetivo contribuir al desarrollo de la programación paralela trabajando en una de las herramientas desarrolladas por Intel: Intel Threading Building Blocks (Intel TBB). Hemos implementado una ... -
Expressing Heterogeneous Parallelism in C++ with Threading Building Blocks
Reinders, James; Voss, Michael J.; Reble, Pablo; Asenjo-Plaza, Rafael (2017-12-18)
Due to energy constraints, high performance computing platforms are becoming increasingly heterogeneous, achieving greater performance per watt through the use of hardware that is tuned to specific computational kernels ... -
Factorización LU de matrices dispersas en multiprocesadores
Asenjo-Plaza, Rafael (Universidad de Málaga, Servicio de Publicaciones, 1997)
-
Fundamentos de los computadores
Asenjo-Plaza, Rafael; Gutierrez-Carrasco, Eladio Damian; Ramos-Cozar, Julian (Servicio de Publicaciones y Divulgación Científica, 2001)
Los fundamentos, conceptos y modos de operación de estas máquinas tan comunes hoy en día, son los que tratamos de introducir y desentrañar en este texto. O con otras palabras, este libro está orientado a aquellas personas ... -
Hardware support for Local Memory Transactions on GPU Architectures
Villegas, Alejandro; Navarro, Ángeles; Asenjo-Plaza, Rafael; Plata-Gonzalez, Oscar Guillermo; Ubal, Rafael; Kaeli, David[et al.] (2015-06-26)
Graphics Processing Units (GPUs) are popular hardware accelerators for data-parallel applications, enabling the execution of thousands of threads in a Single Instruction - Multiple Thread (SIMT) fashion. However, the SIMT ... -
Hardware support for scratchpad memory transactions on GPU architectures
Villegas, Alejandro; Asenjo-Plaza, Rafael; Navarro, Angeles; Plata-Gonzalez, Oscar Guillermo; Ubal, Rafael; Kaeli, David[et al.] (Springer, 2017-08-29)
Graphics Processing Units (GPUs) have become the accelerator of choice for data-parallel applications, enabling the execution of thousands of threads in a Single Instruction - Multiple Thread (SIMT) fashion. Using OpenCL ... -
Hierarchical regulation of sensor data transmission for networked telerobots
Martínez-Tenor, Ángel; Gago-Benítez, Ana; Fernández-Madrigal, Juan Antonio; Cruz-Martin, Ana Maria; Asenjo-Plaza, Rafael; Navarro, Ángeles[et al.] (2014-11-18)
Networked telerobots carry sensors that send data, with stochastic transmission times, to a remote human operator, who must execute some real-time control task (e.g., navigation). In this paper we propose to regulate the ... -
Improvements in Hardware Transactional Memory for GPU Architectures
Villegas, Alejandro; Asenjo-Plaza, Rafael; Navarro, Ángeles; Plata-Gonzalez, Oscar Guillermo (2016-07-20)
In the multi-core CPU world, transactional memory (TM)has emerged as an alternative to lock-based programming for thread synchronization. Recent research proposes the use of TM in GPU architectures, where a high number of ... -
Memoria Transaccional Hardware en Memoria Local de GPU
Villegas, Alejandro; Navarro, Ángeles; Asenjo-Plaza, Rafael; Plata-Gonzalez, Oscar Guillermo (2015-09-25)
Los aceleradores gráficos (GPUs) se han convertido en procesadores de prop ́osito general muy populares para el cómputo de aplicaciones que presen- tan un gran paralelismo de datos. Su modelo de ejecución SIMT (Single ... -
Memoria Transaccional Software en Procesadores CPU+GPU Heterogéneos
Navarro, Angeles; Asenjo-Plaza, Rafael; Plata-Gonzalez, Oscar Guillermo; Villegas, Alejandro (2018-09-19)
En los procesadores multi-núcleo, la memoria transaccional (TM) ha aparecido como una alternativa prometedora a las técnicas basadas en cerrojos para garantizar exclusión mutua y está siendo incluida como parte de procesadores ... -
On the parallelization of a three-parametric log-logistic estimation algorithm
Asenjo-Plaza, Rafael; Rodríguez, Andrés; Navarro, Ángeles; Fernández-Madrigal, Juan Antonio; Cruz-Martin, Ana Maria (2014-09-25)
Networked telerobots transmit data from its sensors to the remote controller. To provide guarantees on the time requirements of these systems it is mandatory to keep the transmission time delays below a given threshold, ... -
Optimización de la Entrada Salida mediante librerías y lenguajes paralelos
Larrosa-Jiménez, Rafael (Servicio de Publicaciones y Divulgación Científica, 2016)
Uno de los grandes retos de la HPC (High Performance Computing) consiste en optimizar el subsistema de Entrada/Salida, (E/S), o I/O (Input/Output). Ken Batcher resume este hecho en la siguiente frase: "Un supercomputador ... -
Optimization of massive data applications on heterogeneous architectures
(UMA Editorial, 2023-01)In the last few years, the heterogeneous architectures have become dominant in each part of the computing industry: from heterogeneous GPU accelerators joining multi-core CPUs within the same chip, to Systems on Chip that ...